PAT-NO:

JP405152505A

DOCUMENT-IDENTIFIER: JP 05152505 A

TITLE:

ELECTRONIC CIRCUIT MOUNTING BOARD

PUBN-DATE:

June 18, 1993

INVENTOR-INFORMATION:

NAME

ISANE, KENJI

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO:

JP03308927

APPL-DATE:

November 25, 1991

INT-CL (IPC): H01L023/522

US-CL-CURRENT: 257/685

ABSTRACT:

PURPOSE: To make it possible to supply a large current, miniaturize a board by making its mounting density higher, and enhance a propagation velocity of signals in the electronic circuit mounting board where a plurality of electronic parts are mounted, particularly in relation to the board for power supplying means.

CONSTITUTION: In an electronic circuit mounting board in which there is provided on a supporting board 1, a multi-layered wiring structure formed by a plurality of power supply layers 3 and a plurality of

signal wiring layers 4 which are insulated from each other by insulating layers 2, and on the board, a plurality of electronic parts 8 are mounted, and then, the power supply wiring layers 3 and signal wiring layers 4 are connected via 5 to the electronic parts 8 as required, the supporting board 1 itself is made to function as a conductor so that the power can be supplied from the back of the power supply wiring layers 3. Also, the supporting board 1 itself is arranged to function dually as one of the power supply wiring layers in order to reduce the number of the wiring layers.

COPYRIGHT: (C) 1993, JPO&Japio

10 632 551

(19)日本国符許庁(JP)

(12) 公開特許公報(A)

(11)特許出版公開番号

特開平5-152505

(43)公開日 平成5年(1993)6月18日

(51) Int CL.

識別記号 广内整理番号

FI

技術表示色所

HOIL 23/522

7220 -- 4M

HOIL 23/62

R

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特頭平3-308927

(22) 山墩日

平成3年(1991)11月25日

(71)出題人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 井賁 健治

神奈川県川崎市中原区上小田中1015番地

富士通休式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


(54) 【発明の名称】 電子回路突装基板

(57)【要約】

【目的】 複数の電子部品を実装する電子回路実装整板、特に、その電源供給手段に特徴を有する電子回路実装整板に関し、大電流を供給することができ、かつ、突装密度を高くして小型化し、信号の伝播速度を高速化する。

【構成】 支持基板1上に、複数の電源用配線層3と複数の信号用配線層4が互いに絶縁層2によって絶縁された多層配線構造体が形成され、その上に複数の電子部品8が実装され、この電源用配線層3および信号用配線層4と電子部品8の間が必要に応じてVia5によって接続された電子回路実装基板において、支持基板1月体を違電体とし、電源用配線層3の背面から電源を供給することを可能とした。また、この支持基板1自体を電源用配線層の一つに兼用して配線層数を低減する。

第1実施例の電子回路実験基板の構成説明図



【特許請求の範囲】

【請求項1】。 支持基板上に、複数の電源用配線層と複 数の信号用配線層が互いに絶縁層によって絶縁された多 層配線構造体が形成され、その上に複数の電子部品が実 装され、該電源用配線帽および信号用配線層と電子部品 の間が必要に応じてViaによって接続されてなる電子 回路実装基板において、

該支持基板自体を導電体とし、電源用配線層の背面から 電源を供給することを可能にしたことを特徴とする電子 回路実装基板。

【請求項2】 支持基板上に、複数の電源用配線層と複 数の信号用配線層が互いに絶縁層によって絶縁された多 層配線構造体が形成され、その上に複数の電子部品が実 装され、該電源用配線層および信号用記線層と電子部品 の間が必要に比じてViaによって接続されてなる電子 回路実装基板において、

該支持基板自体を停留体とし、該複数の電源用配線層の 一層を兼ねることを特徴とする電子回路実装募板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数の電子部品を実装 する電子回路突装基板、特に、その電源供給手段に特徴 を有する電子回路実装基板に関する。

【0002】近年のコンピュータシステムの高速化に伴 い、電子回路火装基板に火装された電子部品相互間の信 号伝達遅延を短続することが要求されている。その要求 に応えて、電子部品間の相互の距離を増縮するために、 電子部品を高密度で実装する必要がある。

[0003]

- 【従来の技術】従来の多層構造体を有する電子回路実装 30 差板においては、実装している電子部品に電源を供給す る手段として最上層の配線層に形成された接続用バッド (電極)と下層に形成された電源用配線層の間を層間接 **統手段(Via)によって接続し、必要に応じて下層の** 電源用配線層から再びViaを通して最上層に実装され た電子部品に電源を供給していた。

【0004】図4は、従来の電子回路実装表板の構成図 である。この図において、41は支持基板、42は絶縁 層、43は電源用配線層、44は信号用配線層、45は Via、16は電源接続用バッド、47は信号接続用バ 40 【0012】 ッド、48は電子部品、49はボールバンプである。 【0005】この従来の電子回路実装基板においては、 この図に示されているように、支持基板41の上に絶縁 層42、電源用配線層43を交互に形成し、その上に信 号用配線層44を絶縁層を介して必要な層数だけ形成し て多層配線構造体を構成し、これらの電源用配線層43 および信号用密線層44から最上層の絶縁層の表面まで Via45によって導出し、このVia45の頂部に電 子部品48をボールバンプ49によって投税し実装して

2

【0006】そして、多層配線構造体の最上層の配線層 の外端部に信号接続用パッド47と電源接続用パッド4 6を形成し、電源換続用パッド46と最下層に配置され ている電波用配線層43の間をVia45によって接続 し、この電源用配線層43から多層配線構造体の最上層 に実装されている電子部品48に電源を供給するように なっている。

[0007]

【発明が解決しようとする課題】ところが、多数の電子 10 部品、あるいは大葉力電子部品に電源を供給するために は、大電波を供給するために数多くのViaを設ける か、または、大きなViaを設ける必要が生じ、そのた めに信号用の配線層を形成する面積が微性になって高葉 積度実装が困難になっていた。

【0008】本発明は、大電流を供給することができ、 かつ、実装密度を高くして小型化し、信号の伝達速度を 高速化することができる電子回路実装基板を提供するこ とを目的とする。

[0009]

【課題を解決するための手段】本発明にかかる、支持基 板上に、複数の電源用配線層と複数の信号用配線層が互 いに絶縁層によって絶縁された多層配線構造体が形成さ れ、その上に複数の電子部品が実装され、電源用配線層 および信号用配線層と電子部品の間が必要に応じてVi aによって接続される電子回路突装基板においては、こ の支持基板自体を等電体とし、電源用配線層の背面から 距源を供給する構成を採用した。

【0010】また、この場合、支持基板自体が複数の電 源用配線層の一層を兼ねる構成を採用した。

[0011]

【作用】本発明のように、電子回路実装基板の支持基板 自体を導電体にすると、電源用配線層の背面から電源を 供給することができるため、従来の電子回路突装基板に おいて必要であった上層の資線層の電源接続用バッドお よびそのバッドと下層の電液配線層に接続するViaの **数を減らして実装密度を向上することができ、さらに、** この支持基板自体を複数の電源用配線展の一層として用 いると、電源用配線層を一層減らすことができ、吸造工 程の節波が可能になる、

【実施例】以下、本発明の実施例を説明する。

(第1実施例)図1は、第1実施例の電子回路実装基板 の構成説明図である。この図において、1は支持基板、 2は絶縁層、3は電波用配線層、4は信号用配線層、5 はVia、6は電源接続用パッド、7は信号接続用パッ ド、8は電子部品、9はボールバンプである。

【0013】この第1実施例の電子回路実装装板におい ては、支持基板1の上に絶験層2と電源用配線層3を交 互に形成し、その上に信号用配線層4を絶録層2によっ

50 で相互に絶縁して必要な層数だけ形成して多層配線構造

3

体を構成し、これらの電源用配線層3および信号用配線 層4から最上層の絶縁層の表面までVia5によって導 出し、このVia5の頂部に電子部品名をボールパンプ 9によって按続し実装している。

【0014】そして、多層配線構造体の最上層の信号用 配線層の外端部に従來通り信号接続用バッドフを形成 し、下層に配置されている電源用配線圏3から上方に列 びるVia5の頂部に電源接続用パッド6が形成されて

体で形成されている。そして、これらの信号用配線層は 細条状である場合が多いが、電源用配線層の方は、細条 状芽電体で形成することもでき、電流容量を大きくする ために広い面積を有する導電体薄層や薄板、あるいは、 金属網で形成することもできる。

【0016】図2は、第1実施例の電子回路死款基板パ ッケージの構成説明図である。この図における符号は、 10がパッケージ基板、11が導電体層、12が入出力 端子、13が接続級、10はバッケージ蓋体であるほか は、図1において同符号を付して説明したものと同様で 20 **53.**

【0017】この電子回路実装差板パッケージは、前記 のように、支持基板1の上に形成した多層配線構造体に 複数の電子部品8を組み立てた電子回路実装基板をパッ ケージ基板10の上の導電体層11に固着し、電子回路 実装基板の信号接載用バッド7と、パッケージ用基板 1 0の周辺に形成され、外側に入出力端子12がろう付け されている導電体層11の間を接続線13によって接続 し、電源用配線層3の一つを支持準板1から導電体層1 1を経て入出力端子12に接続し、電子回路火装基板全 30 体を覆うようにパッケージ蓋体14を接着して構成され、

【0018】この実施例によると、図1に示したよう に、多層配線構造体の下層に配置される電源用配線層3 の一つに電源接続用パッドを用いることなく、直接支持 **基板1からも電源を供給することができ、信号用配線/層** 4の電極と分離することができるため、従来より電源用 配線層と接続するViaの数を減らすことができ、その 結果信号用配線層を形成することができる多層配線構造 体中の有効面積が増加し、電子部品の高密度化が可能に なり、この種の電子回路火装基板を用いるコンピュー タ システムの小型化、高速化が実現できる。

【0019】(第2実施例)図3は、第2実施例の電子 回路実装基板の構成説明図である。この図において、 2 1は支持基板、22は絶縁層、23は電源用配線層、2 4は信号用配線層、25はVia、26は電源接続用バ ッド、27は信号接続用バッド、28はボールバンプ、 29は電子部品である。

【0020】この第2実施例の電子回路実設基板におい ては、支持基板21の上に絶縁層22を介して電源用配 50 8 電子部品

線層23を形成し、その上に信号用配線層24を絶縁層 22によって相互に絶縁して必要な層数だけ形成して多 層配線構造体を構成し、これらの支持基板21と電源用 配線層23、および、信号用配線層24から最上層の絶 緑層の表面までVia25によって夢出し、このVia 25の頂部に電子部品29をボールバンプ28によって 接続して実装している。

4

【0021】この実施例においては、支持基板21自体 が導電体であって、一つの電源用配線層を兼ねているた 【0015】本発明においては、支持基板1自体が夢曜 10 め、電源接続用バッド26と支持基板21の間に電源を 経て電源を供給することができる。信号用配線層24は 別途信号接続用パッド27を経て外部に接続されるよう になっている。

> 【0022】この実施例の電子回路実装基板をバッケー ジに収容した電子モジュールを完成する手段は第1実施 例において説明したものと回様である。

【0023】この実施例によると、第1実施例による効 巣のほかに、支持基板1と電源用配線層3を兼用するこ とにより、総合的な配線層数を減らすことができ、基板 の製造コストの低減が可能になる。

[0024]

【発明の効果】以上説明したように、本発明によると、 電源を供給する際に、従来のように電子回路実義基板上 の電源接続用パッドから、Viaを選して電源配線層に 電波を供給するだけでなく、直接支持基板から電源用配 線層に電源を供給するため、基板上におけるViaの数 を減らすことができ、その面積を信号用配線層を形成す る領域として使用可能となる効果を奏し、その結果基板 を小型化でき、これを使用したコンピュータシステムの 小型化、高速化に寄与するほか、支持終板を電源用配線 層として利用することにより、総合的な配線層数を減ら すことが可能になり、基板の製造コストを低減すること ができる。

【図面の簡単な説明】

【図1】第1実施例の電子回路実装基板の構成説明図で ある.

【図2】第1実施例の電子回路実装基板パッケージの構 成説明凶である。

【図3】第2実施例の電子回路実装基板の構成説明図で

【図4】 従来の電子回路実験基板の構成図である。 【符号の説明】

- 1 支持基板
- 2 絶縁層
- 3 電源用配線層
- 4 信号用配線層
- 5 Via
- 6 電源接続用パッド
- 7 信号接続用バッド

(4)

特別平5:152505

-

- 9 ボールパンプ 10 パッケージ基板
- 11 海電体層

[図1]

12 入出力蝎子


. 15 接絞線

14 パッケージ芸体

【図2】


数・支は州の東三原東安は東領のカケーなの建成製料

揮1 実施例の電子阿路実験基板の構成設明図



【例3】

第2学業例の電子回路実施基板の構成影楽図



[24]

従来の電子回路実装器板の構成図

